新葡京娱乐场-大陆娱乐场开户注册

1 成果簡介語音識別在嵌入式芯片上實現的主要矛盾是算法實現的性能精度與芯片功耗、速度之間的矛盾，一個性能較好的 800 條典型漢語普通話語音識別算法以純粹軟件嵌入方案實現通常需要 200MIPS 以上 ARM（ Advanced Risc Machine） MCU 處理速度，因此我們提出語音識別集成電路 IP 與協處理器來克服以上的問題，通過關鍵運算的硬件化映射來大幅提高語音識別計算的功耗和處理速度。該設計可作為語音識別集成電路 IP 放入客戶的 SoC 芯片中，也可作為協處理器放在片外。 關鍵性能指標如下： *工藝：蘇州 HJTC 0.18um 1P6M 標準 CMOS 工藝 *管芯面積： 1.5 x 2mm *邏輯規模： 3 萬等效門（標準二輸入與非門，不含 SRAM） *I/O 數： 52 封裝: CQFP64 *存儲規模：片上集成 1 片單口 SRAM，共 4K×16 比特 *供電電壓：核心部分->1.8V， IO 部分->3.3V *正常工作頻率： 20MHz（最高工作頻率 100MHz） *功耗： 80uW/MHz *速度： 4us/幀（特征維數取 27，時鐘頻率取 20MHz） 圖 1 語音識別集成電路版圖圖 2 ARM+語音識別協處理的測試系統表 1 與其他語音識別芯片的對比2 應用說明語音識別 IP 或協處理器基于對高斯混合模型計算的優化，適合于各種 HMM 模型的模式識別計算，在語音識別、說話人識別、說話人確認、語音合成等方面均可以廣泛應用。 語音識別 IP 或協處理器以加速 ASIC 的模式工作，相同時鐘主頻下計算性能是 TI C54x系列 16bit DSP 的 5.5 倍以上，對主系統計算性能提升可以達到 4~8 倍。 語音識別 IP 或協處理器對于性能要求型場合和功耗限制型場合都十分適合，芯片支持16bit 并行總線接口，適合于各種 32 位/16 位 MCU 系統，迅速為系統集成高性能語音處理能力。3 應用范圍車載導航， GPS 手機，支持大規模識別詞表（例如萬條以上的地名）支持模糊語音檢索；低端手機平臺，支持語音撥號、語音控制，支持用戶身份確認、聲紋密碼。4 效益分析語音識別 IP 或協處理器芯片可應用拓展到個人移動信息終端的全市場空間，以 GPS 產品為例，細分的預裝 GPS、個人導航設備（ Portable Navigation Device， PND）， GPS 手機三種產品，根據 CCID（ Consulting China Research Center）咨詢公司預測 2008 年這三者分別約占到全球市場總量的 15%、 35%和 50%。快速增長的 GPS 市場，對語音識別功能有著非常迫切而又實際的需求， GPS 應用提出的超大規模詞表、高混淆度和高環境復雜度這一系列語音識別的技術難題，也只能由語音識別芯片解決。語音識別加快了人機交互與地名等信息的檢索，可提高駕駛期間操作 GPS 的行車安全性，同時可以反過來進一步促進 GPS 產品的銷售增長。 語音識別技術通過芯片在性能得到大幅提升后，將擺脫傳統的人名撥號功能，可用于菜單控制、地名、信息、多媒體內容的檢索等等。而語音識別芯片使得低功耗和低成本的要求得以滿足，有望成為手機人機交互界面（ Man-Machine Interface， MMI）發展的新技術增長點，移動通信領域的市場潛力特別巨大。

產品詳細介紹：三維集成式定位工作臺通過柔性鉸鏈機構對壓電陶瓷進行直接驅動以實現無間隙的微位移傳動，具有沿X軸的升降及Y軸的轉動。并可集成電阻應變片以實現高精度閉環控制。主要用于光學、激光掃描、通信、光束偏轉和光束偏擺。

產品詳細介紹：二維集成式工作臺通過柔性鉸鏈機構對壓電陶瓷進行直接或放大以實現無間隙無耦合的微位移傳動，具有沿X軸方向和Y軸方向的兩維運動，行程從10um至200um。該系列微動臺可集成電阻應變片以實現高精度閉環控制，并可根據客戶需求定制更小尺寸的微動臺。

IECUBE-3100集成電路測試實訓平臺是一個源于繼承廣電路行業實際工業應用場景，基于集成電路行業國際領先的NI測試測量技術，針對集成電路測試技能培養而專門開發的實訓平臺，可以完成典型集成電路的測試實訓，包括ADC、DAC、PA、數字邏輯IC以及晶體管等。

由東南大學信息科學與工程學院尤肖虎教授、趙滌燹教授牽頭，聯合成都天銳星通科技有限公司、網絡通信與安全紫金山實驗室等單位完成的“Ka頻段CMOS相控陣芯片與大規模集成陣列天線技術”項目成果通過了中國電子學會組織的現場鑒定。 由中國工程院鄔賀銓院士、陳左寧院士、李國杰院士、呂躍廣院士、丁文華院士以及來自中國移動、信通院、華為、中興、大唐電信和國內5所高校的共15位專家組成的鑒定委員會對該項成果進行了現場鑒定并給予了高度評價，一致認為：該項目解決了硅基CMOS毫米波Ka頻段相控陣芯片和天線走向大規模推廣應用的核心技術瓶頸問題，成功研制了Ka頻段CMOS相控陣芯片，并探索出了一套有效的毫米波大規模集成陣列天線低成本解決方案，多項關鍵技術屬首創；在硅基CMOS毫米波技術路線取得重大突破，在大規模相控陣天線集成度方面國際領先；成果在5G/6G毫米波和寬帶衛星通信等領域具有廣闊的應用前景，在該領域“卡脖子”技術上取得關鍵突破，已在相關應用部門得以成功推廣應用。 目前，用于射頻芯片的40nm和28nm CMOS工藝特征頻率已經超過250GHz，在理論上完全可以滿足毫米波應用需求。毫米波硅基CMOS集成電路技術的突破，將帶來無線通信行業的一次變革，解決相控陣系統“不是不想用，只是用不起”的問題，把毫米波芯片及大規模相控陣變成來一種極低成本的易耗品。相比鍺硅工藝和化合物半導體工藝，CMOS工藝在成本、集成度和成品率上具有巨大優勢，但其輸出功率相對較低，器件本身寄生效應較大。項目組經過長達6年的技術探索與創新，克服了毫米波CMOS芯片技術的固有瓶頸問題，所研制的芯片噪聲系數為3dB，發射通道效率達到15%，無需校準便可實現精確幅相調控；基于大規模相控陣的波束成形能力，克服了毫米波CMOS芯片輸出功率受限的問題。

本項目重點研究面向物聯網極低功耗微控制器關鍵技術，包括寬電壓標準單元和片上存儲器設計技術、工藝-電壓-溫度（PVT）偏差檢測技術與自適應動態電壓和頻率調節技術、快速響應的寬負載高效率電源轉換技術、低功耗高精度模數轉換電路設計技術、極低功耗快速啟動晶體振蕩器技術；面向工業控制微控制器關鍵技術，包括高可靠處理器架構、低延時訪問存儲策略、納秒級中斷響應處理技術、容錯型自糾錯SRAM 設計技術、高精度時鐘基準電路設計技術。

本技術成果涉及集成電路測試技術領 域，公開了一種RFID讀寫器芯片中測系 統及方法

隨著集成電路的發展，功耗問題越來越成為制約的瓶頸問題。特別是在即將到來的萬物互聯智能時代，物聯網、生物醫療、可穿戴設備和人工智能等新興領域更加追求極低功耗，尤其是極低靜態功耗。面向未來龐大的物聯網節點應用的需求，極低功耗器件及其電路芯片受到越來越多的關注。受玻爾茲曼限制，傳統晶體管的亞閾擺幅存在理論極限，這一限制是阻礙器件功耗降低的關鍵因素，基于傳統CMOS晶體管的集成電路已經無法滿足物聯網節點等對極低功耗的需求。 本項目基于標準CMOS工藝研制新型超陡擺幅隧穿器件，并進一步研發具有極低功耗的物聯網節點芯片。新型超陡擺幅隧穿器件采用有別于傳統晶體管的量子帶帶隧穿機制，可突破亞閾擺幅極限，同時獲得比傳統晶體管低2個量級以上的關態電流性能，具備極其優越的低靜態功耗性能。通過超陡亞閾擺幅器件及電路技術的研究和突破，可促進我國物聯網芯片產業的發展，顯著提高物聯網節點的工作時間，具有重要的應用價值。

一、創新點： 1.創新1-高低壓兼容工藝技術：世界首個P-sub/P-Epi高低壓兼容浮置沉底工藝平臺 2.創新2-抗瞬時電沖擊電路技術：國際最高品質因子600V等級浮柵控制芯片 3.創新3-低損耗功率器件技術：超低開關損耗階梯柵氧600V超結功率器件 4.創新4-高功率密度互聯技術：國內首款微型智能功率驅動芯片及600V單片智能功率驅動芯片。 二、產出情況： 被Amazon、Philips、Samsung、美的等100多家國內外公司采用，項目新增銷售27.2億元，新增利潤4.9億元，新增創匯3115.5萬美元，解決了我國智能功率驅動芯片的“卡脖子”問題。 1.智能生活家電領域累計銷售超16億顆，市場占有率全國第一（超過40%） 2.首次實現國產智能功率驅動芯片應用于高鐵空調控制器 3.唯一一款應用于智能電表的國產功率芯片，解決了我國智能電表系統的戰略安全問題 4.在新能源交通工具領域出貨量超30億顆 成功應用于亞馬遜無人倉儲機器人，首批供貨超過1萬套。

本項目是用 28 納米 FPGA 器件實現了一枚《萬兆網絡多核處理器》SOC 芯 片。該芯片目標客戶是路由器、交換機、防火墻網絡設備整機廠商和網絡技術 科研、監管機構。該芯片用于拓展網絡帶寬到 10Gbps，支持 Open Flow 協議， 兼容 IPV4/IPV6 協議，是 SDN 控制器的基礎載體，NFV 的運行平臺。該芯片是 互聯網產業的核心器件、重要的戰略物資，國內空白，國家急需。該項目的產 業化包含 SOC 芯片推廣，FPGA→ASIC 轉化、網絡設備整機生產 3 部分。適合 創辦的企業為 Fabless 模式集成電路芯片設計為主和網絡裝備整機生產為輔的電 43 子信息類股份制高科技企業。