基于超導(dǎo)量子芯片的專用量子計(jì)算機(jī)
1.設(shè)計(jì)獨(dú)立的量子芯片操控層與量子芯片讀取層,利用三維芯片結(jié)構(gòu)提升量子芯片的線路密度與集成度;
2.設(shè)計(jì)新的量子比特操控信號(hào)調(diào)制方法,提高量子邏輯門(mén)操作的保真度。
3. 開(kāi)發(fā)兼容于超導(dǎo)量子芯片的工藝材料與立體封裝工藝技術(shù)。
4.設(shè)計(jì)能實(shí)現(xiàn)更大增益-帶寬積特征參數(shù)的約瑟夫森量子參數(shù)放大器結(jié)構(gòu)。
5.利用大規(guī)模硬件同步技術(shù)以及基于 PXI 等高速擴(kuò)展架構(gòu)的集成技術(shù)。
6.在邏輯控制板中原位實(shí)現(xiàn)量子芯片讀取信息的處理。
7.利用 FPGA 實(shí)現(xiàn)量子算法序列到量子比特操控信號(hào)序列的實(shí)時(shí)生成與組合,使得用戶可以在直接在量子編譯器層面對(duì)量子芯片進(jìn)行編程操作。
中國(guó)科學(xué)技術(shù)大學(xué)
2021-04-14