針對下一代功率半導體GaN器件的高頻柵驅動電路設計技術
上限低,可反向導通,dv/dt擾動和di/dt擾動等。該項成果設計出適用于N型常關GaN器件的半橋柵驅動電路,通過分離充放電路徑避免柵驅動電壓振鈴現象的發生和dV/dt現象對柵驅動電路的干擾;同時利用高端柵極鉗位技術,在自舉充電路徑中對BOOT電容進行鉗位,防止對上開關管的損壞。 半橋GaN柵驅動電路主要指標為: ? 獨立的高側和低側TTL邏輯輸入 ? 1.2A/5A 峰值上拉和下拉電流 ? 高端浮動電壓軌到100V ? 0.6Ω/2.1Ω 下拉和上拉電阻 ? 快速的延遲時間 (28ns typ) ? 非常優越的延時匹配(1.5ns typ)
電子科技大學
2021-04-10