本發明公開了一種非易失性三維半導體存儲器的柵電極及其制 備方法;柵電極包括 n 個依次成階梯狀排列的柵電極單元,每個柵電 極單元為柱狀結構,由連通電極和包圍在連通電極周圍的絕緣側壁構 成;所述連通電極的上表面用于連接柵層,下表面用于連接字線。本 發明適用于在字線等前道工藝完成后制備連接柵層的電極結構。此電 極結構呈階梯狀連接不同堆疊層且相對應的柵層,對疊層中非相對應 的柵層與柵電極之間通過絕緣層隔離