本發明公開了一種基于憶阻器的多值存儲單元、讀寫電路及其·717·操作方法;所述基于憶阻的多值存儲單元是利用憶阻器的阻變特性,由多個憶阻器以特殊的連接方式構成。這種連接方式組成的多值存儲單元繼承了憶阻器,體積小,功耗低,可拓展性強的優點。相較于傳統憶阻器存儲結構,所述多值存儲結構提供了更大的存儲空間,為存儲器設計提供了一種新的思路。所述多值存儲單元的讀寫電路包括存儲單元、控制開關以及電壓比較電路。所述讀寫