已有樣品/n該款A(yù)DC 采用了基于量程輔助、逐次逼近、流水線等技術(shù)的混合型架構(gòu),在國
際上首次提出高增益(32 倍)PVT 不敏感的時(shí)間域放大器,顯著降低了ADC 的功耗
及校準(zhǔn)算法復(fù)雜度,提出了量程輔助的懸空電容陣列開關(guān)算法及預(yù)開窗異步控制邏
輯,提高了ADC 的轉(zhuǎn)換速率。該ADC 在130nm CMOS 工藝下流片成功,有效核心面
積0.22 mm2。測試結(jié)果表明,在1.2 V 供電、50 MS/s 轉(zhuǎn)換速率下,輸入信號(hào)為2 MHz
時(shí)
掃碼關(guān)注,查看更多科技成果